Ref. 3

(18)日本国特許庁 (JP)

5084777234

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-302171

(43)公開日 平成7年(1995)11月14日

(51) IntCL* 戰別記号 庁内整理番号 ΡI 技術表示箇所 G06F 3/06 302 A G11B 20/10 D 7736-5D

客査請求 未請求 請求項の数20 OL (全 13 百)


		(主 15 月
(21)出讀番号	特數平6-96055	(71) 出題人 000005108
(22)出版日	平成6年(1994)5月10日	株式会社日立製作所 東京都千代田区神田駿河台四丁目 6 番地 (72) 発明者 小町谷 常幸
	·	東京都国分寺市東森ケ砲 1 丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 角田 仁
		東京都區分帶市東底ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 加茂 華久
		東京都国分寺市東恋ケ塩1丁目280番地 株式会社日立製作所中央研究所内
		(74)代理人 弁理士 小川 跨男

(54) 【発明の名称】 ディスク制御装置

(57)【要約】

【構成】ディスク制御装置において、従来集中管理され ていた制御情報を、マイクロプロセッサ単位に持たせた 分散メモリに格納する。

【効果】制御情報を分散化することで、制御情報へのア クセスネックを解消し、性能向上を可能とした。



(2)

特開平7-302171

【特許請求の範囲】

【請求項1】上位装置からのデータの入出力要求に対す る、当政データを格納してある、又は格納するディスク 装置と、該ディスク装置と上位装置との間のデータの入 出力を管理する制御装置において、制御装置内のデータ の入出力を管理するマイクロブロセッサが参照および登 録を行う制御情報を格納する半導体メモリを、敗制御装 置内において2個以上に分割することを特徴とするディ スク制御装器。

【譜求項2】請求項1において、制御装置内のデータの 10 入出力を管理する制御情報を、該制御装置内において2 個以上に分割したディスク制御装置。

【請求項3】請求項1において、制御装置内のデータの 入出力を管理するマイクロプロセッサが参照および登録 を行う制御情報を格納する、故制御装置内において2個 以上に分割された半導体メモリの中の、少なくとも1個 以上を不揮発化したディスク制御装置。

【請求項4】請求項1または2において、制御装置内の データの入出力を管理する各マイクロプロセッサに、制 御装置内のデータの入出力を管理する制御情報を格納す 20 る半導体メモリを設けたディスク制御装置。

【請求項5】請求項1において、制御装置内のデータの 入出力を管理する各マイクロブロセッサに設けられた半 導体メモリと、制御装置内のデータの入出力を管理する 制御情報を格納する半導体メモリの両方を持つディスク **劇御装置。**

【請求項6】請求項5において、制御装置内のデータの 入出力を管理する制御情報を格納する半導体メモリ内の 一部の制御情報を、制御装置内のデータの入出力を管理 格納するディスク制御装置。

【請求項7】請求項5において、制御装置内のデータの 入出力を管理する制御情報を格納する半導体メモリ内の 一部の制御情報のコピーを、制御装置内のデータの入出 力を管理する各マイクロプロセッサに設けられた半導体 メモリに、格納したディスク制御装置。

【請求項8】請求項4において、制御装置内の、データ の入出力を管理する各マイクロプロセッサに設けられた 半導体メモリに、制御装置内のデータの入出力を管理す るマイクロブロセッサが、制御装置内のデータの入出力 を管理する際に参照を行う制御情報を格納するディスク 制御装置。

【請求項9】請求項8において、制御装置内のデータの 入出力を管理するマイクロプロセッサが、制御装置内の データの入出力を管理する際に、参照を行うマイクロブ ロセッサに設けられた半導体メモリ内に当該制御情報が 存在した場合は、参照を行うマイクロプロセッサに設け られた半導体メモリから、当該制御情報の参照を行うデ ィスク制御装置。

【鎖求項10】請求項9において、制御装置内のデータ 50

の入出力を管理するマイクロブロセッサが、制御装置内 のデータの入出力を管理する際に、参照を行うマイクロ ブロセッサに設けられた半導体メモリ内に当敗制御情報 が存在しないため、他の半導体メモリから、当該制御情 報の参照を行う際に、参照を行うマイクロブロセッサに 設けられた半導体メモリ内に、他の半導体メモリから参 照した制御情報を格納するディスク制御装置。

【請求項11】請求項4または5において、制御装置内 のマイクロブロセッサに設けられた半導体メモリの一部 をパッテリにより不揮発化するディスク制御装置。

【請求項12】請求項1において、制御装置内の半導体 メモリに制御情報の格納に関する情報を格納する領域を 確保するディスク制御装置。

【請求項13】請求項11において、制御装置内のデー タの入出力を管理するマイクロブロセッサが、制御装置 内のデータの入出力を管理する際に、マイクロプロセッ サに設けられた半導体メモリ内に制御情報の登録を行う ディスク制御装置。

【請求項14】請求項13において、制御装置内のデー タの入出力を管理するマイクロプロセッサが、制御装置 内のデータの入出力を管理する際に、マイクロブロセッ サに設けられた不揮発化された半導体メモリ内に制御情 報の登録を行うディスク制御装置。

【請求項15】請求項12において、制御装置内の半導 体メモリに格納されている、制御情報の格納に関する情 報により、餌御装置内のデータの入出力を管理するマイ クロブロセッサが制御情報の格納先を判定するディスク 制御装置、

【請求項16】請求項13において、制御装置内のデー する各マイクロブロセッサに設けられた半導体メモリに 30 タの入出力を管理するマイクロブロセッサが、制御装置 内のデータの入出力を管理する際に、登録を行うマイク ロプロセッサに設けられた半導体メモリ内に当該制御情 報が存在した場合は、登録を行うマイクロプロセッサに 設けられた半導体メモリに、当該制御情報の登録を行う ディスク制御装置。

> 【請求項17】請求項13において、制御装置内のデー タの入出力を管理するマイクロプロセッサが、制御装置 内のデータの入出力を管理する際に、登録を行うマイク ロブロセッサに設けられた半導体メモリ内に当該制御情 報が存在しないため、他の半導体メモリに、当該制御情 報の登録を行う際に、登録を行うマイクロブロセッサに 設けられた半導体メモリ内に、当該制御情報を登録する ディスク制御装置。

> 【請求項18】請求項17において、制御装置内のデー タの入出力を管理するマイクロプロセッサが、制御装置 内のデータの入出力を管理する際に、登録を行うマイク ロプロセッサに設けられた半導体メモリと、他の半遠体 メモリの両方に、当政制御情報の登録を行うディスク制

【請求項19】請求項14において、制御装置内のデュ

(3)

特開平7-302171

タの入出力を管理するマイクロブロセッサが、制御装置内のデータの入出力を管理する際に、該マイクロブロセッサに設けられた不揮発化された半導体メモリ内から、該マイクロブロセッサに設けられた不揮発化されていない半導体メモリ内へ、制御装置内のデータの入出力を管理するために必要な制御情報の移動を行うディスク制御装置。

【請求項20】請求項19において、制御装置内のデータの入出力を管理するマイクロブロセッサが、制御装置内のデータの入出力を管理する際に、酸マイクロブロセ 10ッサに設けられた不揮発化されていない半導体メモリ内から、酸マイクロブロセッサに設けられた不揮発化された半導体メモリ内へ、制御装置内のデータの入出力を管理するために必要な制御情報の移動を行うディスク制御装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はコンピュータシステムに 係り、特に高性能な入出力動作を可能とするディスクシ ステムに関する。

[0002]

【従来の技術】 通常のコンピュータシステムにおいては、CPU等の上位側が必要とするデータは 2 次記憶装置に格納され、CPUが必要に広じ二次記憶装置に対してデータの書込み、読みだしを行っている。 この二次記憶装置としては一般に不揮発な記憶媒体が使用され、代表的なものとして磁気ディスク装置(以下ドライブとする)、光ディスクなどがあげられる。このような二次記憶装置では、一般にCPUとドライブ間のデータ転送制御を行うディスク制御装置(以下DKCとする)が存在 30 する。

【0003】ディスク制御装置の一例を以下に説明する。DKC1では図7に示すようにチャネルデータ制御回路(CDC)5とドライブデータ制御回路(DDC)13によりデータ転送は実行される。チャネルデータ制御回路(CDC)5はCPUとDKC1内のキャッシュメモリ10間のデータ転送を行い、ドライブデータ制御回路(DDC)13はキャッシュメモリ10とドライズ・12間のデータ転送を行う。CDC5。キャッシュメモリ10、DDC13はデータ用の共通バス(DBS)7に接続される。DKC1におけるデータ転送制御は、各CDC5、DDC13の制御を行うマイクロブロセッサ(MP)6の管理のもとで行われる。各MP6は制御信号用の共通バス(CBS)8に接続されている。

【0004】 この様にDKC1内では各MP6がマルチ プロセッサ構成になっており、それぞれのMP6がパ ス、キャッシュメモリ10、ドライブ12等の共有の資 概を効率良く使用することで、スムーズなデータ転送を 実現している。このように、MP6が協調して動作する ために、DKC1内では、CBS8を介して制御情報メ 50 5はCPUとDKC1間のデータ転送を制御する回路で

モリ(CM) 8内の制御情報の参照および更新を繰り返す必要がある。従来のDKCIではこのように制御情報はCM9にまとめられ、一括管理されている。

4

[0005]

【発明が解決しようとする課題】従来のDKC1では各MP6が協調して動作するため、1国の入出力処理においてCBS8を介して何回もCM9にアクセスを行う必要がある。このため、今後DKC1内のMP6の数が増加したり、MP6の処理性能が向上すると、CBS8.CM9間がネックになる。

[0006]

【課題を解決するための手段】上記課題を解決するため 本発明は、ディスク制御装置内の各MP6に分散メモリ (DM) 11を設け、CM9内の制御情報を分散させる。

[0007]

【作用】 この様に各MP8 にDM11を設け、CM9内のデータを分散させると、MP6が必要とする制御情報が DM11内に存在すれば、CM9へのアクセスが必要で 20 なくなるため、CBS8、CM9間のネックが解消される。

[8000]

【実施例】

(実施例1)以下本発明の一実施例を図1により説明す る。図1は本発明のDKC1内の構造を示す。図1に示 すようにDKC1はキャッシュメモリ10.制御情報メ モリ9をはさんでクラスタ0、1は対称になっている。 DKC1は実際にCPUとドライブ12間でデータ転送・ を行うデータ転送系と、とのデータ転送を管理する制御 系で構成される。クラスタ0、1は全く同じ構成になっ ているため、以下の説明はクラスタ0について行う。 【0009】まず、DKC1内のデータ転送系について 説明する。まず、CPUとDKC1間のデータ転送方法 を示す。CPUとDKC1はチャネルパス3により接続 され、とのチャネルバス3はDKC1内においてチャネ ルスイッチ回路4に接続されている。チャネルスイッチ 回路4はDKC I内において同時に動作可能なチャネル パス3は最大4本のため、4本以上のチャネルパス3の 中から、最大4本を選択する回路である。 各チャネルス 40 イッチ4には各々4個ずつチャネルデータ制御回路(C DC) 5が接続されている。このCDC5はデータ用共 通バス(DBS)7に接続されている。DBS7にはキャ ッシュメモリ10も接続されている。 【0010】CPUから転送されてきたデータはCDC 5の制御のもと、DBS7を通ってキャッシュメモリ1 Oに格納される。また、キャッシュメモリ10からCP Uにデータを転送する場合は、逆にキャッシュメモリl Oからデータを読みだし、DBS7を通ってCDC5の 制御のもと、CPUへ転送される。とのように、CDC

(4)

特開平7-302171

ある.

【0011】次に、DKC1とドライブ12間のデータ 転送方法を示す。DBS7にはCDCS、キャッシュメモリ 10以外にも2個のドライブデータ制御回路(DDC) 13が接続されている。ドライブ12から転送されてき たデータはDDC13の制御のもと、DBS7を通って キャッシュメモリ10に格納される。また、キャッシュ メモリ10からドライブ12にデータを格納する場合 は、逆にキャッシュメモリ10からデータを読みだし、 2へ転送される。このように、DDC13はCPUとド ライブ12間のデータ転送を制御する回路である。以上 のようにDKC1ではCDC5、DDC3によりCP U. キャッシュメモリ10, ドライブ12間のデータ転 送を行う。

【0012】次に、上記のデータ転送を制御する制御系 について説明する。DKC1の各クラスタには8個のマ イクロブロセッサ (MP) 6が各々分散メモリ (DM) 11を介して制御信号用の共通バス (CBS) 8 に接続 されている。また、とのCBS&Cは制御情報メモリ(C M) 9が接続されている。MP8にはCDC5を制御す るMPCとDDC13を制御するMPDがある。

【0013】MPCはそれぞれ制御を担当するCDC5 が決まっており、MPCは制御情報を参照し、この参照 結果をもとにCDC5に対し、CPU、キャッシュメモ リ10間のデータ転送を指示する。

【0014】具体的には図2に示すように、CPUから DKC1に対しデータの書き込み要求が発行された場 合、この要求を受け付けたMPCはキャッシュメモリ1 報を参照に行く(15)。この時、当該MP1はDM1 1内に当該制御情報が格納されているかどうかを調べる (16)。当該MPCのDM11内に当該制御情報が格 納されている場合 (ヒット) は、当該DM 1 1内の当該 制御情報に対し参照を行う(21)。

【0015】制御情報の参照により、キャッシュメモリ 10が使用可能なので、CBS8が使用可能な場合は (18)、当該MP1はCM9内の制御情報に対しキャ ッシュメモリ10の使用を登録する(19)。 もしこの なるまで待ち(20)、バスが空き次第、CM9内の制 御情報に対しキャッシュメモリ10の使用を登録する (19)。 との時、他のDM11に関一の制御情報が格 納されている場合は、参照、登録を行う当該MP1は同一 制御情報が格納されている他のDM11内の当該制御情 報を無効にする(26)。

【0016】一方、当酸MPCのDM11内に当酸制御 情報が格納されていない場合(ミス)は、当敢MPCはC BS8が使用可能かどうかを調べ(22)、使用可能な

モリ10が使用可能な場合は、当該MPCはCM9内の 制御情報に対しキャッシュメモリ10の使用を登録する (23)。もし、CBS8の使用が不可の場合は、CB S8が使用可能になるまで待ち(24)、バスが空き次 第、CM9内の制御情報を参照し、キャッシュメモリ1 0が使用可能な場合は、当該MPCはCM9内の制御情 報に対しキャッシュメモリ10の使用を登録する(2 3)。この時、他のDM11に同一の制御情報が格納さ れている場合は、参照、登録を行う当該MPCは同一制 DBS7を通ってDDC13の制御のもと、ドライブ1 10 御情報が格納されている他のDM11内の当該制御情報 を無効にする。

6

【0017】この様に、キャッシュメモリ10の使用が 登録された後に、MPCはCPUに対しデータ転送の許 可を報告する。MPCからのデータ転送許可を受け取っ たCPUはDKC1にデータを転送する。DKC1がC PUからデータを受け取った後は、先のデータ転送系で 説明した手順でキャッシュメモリ10にデータを格納す

【0018】次にこの様にキャッシュメモリ10に格納 20 されたデータをドライブ12に格納する場合を説明す る。キャッシュメモリ10に格納されたデータをドライ ブ12に格納する場合は、MPCからMPDに制御権が 移行する。MPDもそれぞれ制御を担当するDDC13 が決まっており、MPDは制御情報を参照し、この参照 結果をもとにDDC13に対し、キャッシュメモリ1 0. ドライブ12間のデータ転送を指示する。

【0019】具体的には、MPCからキャッシュメモリ 10からドライブ12に対しデータの書き込みをMPC から依頼されたMPDは、キャッシュメモリ10からド 〇へのデータ転送が可能かどうかを調べるために制御情 30 ライブ12へのデータ転送可能かどうかを調べるために 制御情報を参照に行く。との時参照する制御情報はキャ ッシュメモリ 1 0 と D K C 1 とドライブ 1 2 間のドライ プパス14とドライブ12の使用状況に関する制御情報 である。まずMPDは当該DM11内に当該制御情報が 格納されているかどうかを調べる(16)。当該MPC のDM11内に当該制御情報が格納されている場合(ヒ ット)は、当該DM11内の当該制御情報に対し参照を 行う(21)。

【0020】とれらの制御情報の参照により、キャッシ 時CBS8の使用が不可の場合はCBS8が使用可能に 40 ュメモリ10とドライブパス14とドライブ12が使用 可能でデータ転送可能な場合は、CBS8が使用可能な ら(18)、当該MPDはCM9内の制御情報に対し牛 ャッシュメモリ10とドライブパス14とドライブ12 の使用を登録する(19)。もしとの時CBS8の使用 が不可の場合はCBS8が使用可能になるまで待ち(2 0)、バスが空き次軍、CM9内の制御情報に対しキャ ッシュメモリ10とドライブパス14とドライブ12の 使用を登録する(19)。この時、他のDM11に同一 の制御情報が格納されている場合は、参照、登録を行う 場合はCM9内の当該制御情報を参照し、キャッシュメ 50 当該MP1は同一制御情報が格納されている他のDM1

(5)

特開平7-302171

1内の当該制御情報を無効化する(26)。

【0021】一方、当該MPDのDM11内に当該制御 情報が格納されていない場合(ミス)は、当該MP DはC BS8が使用可能かどうかを調べ(22)、使用可能な 場合はCM9内の当該制御情報を参照し、キャッシュメ モリ10とドライブパス14とドライブ12が使用可能 な場合は、当該MPDはCM9内の制御情報に対しキャ ッシュメモリ10とドライブパス14とドライブ12の 使用を登録する(23)。もし、CBS8の使用が不可の 場合は、CBS8が使用可能になるまで待ち(24)、 バスが空き次第、CM9内の制御情報を参照し、キャッ シュメモリ10とドライブパス14とドライブ12が使 用可能な場合は、当該MPDはCMS内の制御情報に対し キャッシュメモリ10とドライブパス14とドライブ1 2の使用を登録する(23)。 との時、他のDM11に 同一の制御情報が格納されている場合は、参照,登録を 行う当該MPDは問一制御情報が格納されている他のD M11内の当該制御情報を無効化する。

【0022】との様に、キャッシュメモリ10とドライ プパス14とドライブ12の使用が登録された後に、M 20 PDはDDC13に対しキャッシュメモリ10からドラ イブ12へのデータ転送を指示する。 MPDからのデー タ転送指示を受け取ったDDC13はキャッシュメモリ 10からドライブにデータを転送する。 DDC13による ドライブ12へのデータ転送は、先のデータ転送系で説 明した手順で行う。

【0023】CPUからDKC1へのデータ書き込みの 場合とDKC1からドライブ12へのデータ書き込みの 場合のデータ転送を制御する制御系の動作について説明 してきた。これとは逆に、ドライブ12からDKC1に 30 データを読みだし、DKC 1からCPUにデータを読み たす場合のデータ転送を制御する制御系の動作は、CP UからDKC1にデータを書き込む場合とDKC1から ドライブ12にデータを書き込む場合のデータ転送を制 御する制御系の動作と同じになる。

[0024] 本実施例では、以上のようにDM11内の 制御情報は参照専用である。DM11内には制御情報の中 で、比較的参照頻度の高い制御情報を予め格納してお く。制御情報に登録を行う場合は、CBS8を介してC M9に対し行われる。これは、制御情報はDKC1にお 40 いて非常に重要な情報であるため、CM9において確実 に管理を行うためである。とのため、CM9は停電等の 事故により、制御情報が消失しないようにバッテリでバ ックアップされ、しかも、二重化されている方が望まし い。とのように、制御情報がバッテリでバックアップさ れ、しかも、二重化されているCMSにおいて確実に基 中管理されておれば、DM11には揮発半導体メモリを 使用し、しかも一重でも構わない。

【0025】(実施例2)本実施例ではDM11内の制

おけるDKC1内の構成は、実施例1と同様に図1のよ うになっており、データ転送系の動作も実施例1と同様 である。従って以下では制御系の動作を中心に図3を用 いて説明する。

【0026】MP6において制御情報を参照または登録 する必要が生じた場合(31)、まず、MP6は自分の DM 1 1 内に当該制御情報が存在するかどうかを調べる (32)。もし、自分のDM11内に当該制御情報が存在す る場合(ヒット)は、その制御情報に対し登録を行うか 10 どうかを認識する (33)。 MP 6 は登録の場合はCB S8の使用が可能かどうかを調べ(34)、使用可能な 場合はCM9に登録を行う(35)。との時、他のDM 11に同一の制御情報が格納されている場合は、登録を 行う当該MPIは同一制御情報が格納されている他のD M11内の当該制御情報を無効化する(36)。一方、 CBS8の使用が不可の場合は、CBS8が使用可能になる まで待ち(37)、バスが空き次第、CM9内の制御情 報に対し登録し(35)、他のDMI1に同一の制御情 報が格納されている場合は、登録を行う当該MP 1は同 一制御情報が格納されている他のDM11内の当該制御 情報を無効化する(36)。

【0027】自分のDM11内にヒットし(32)、参 照の場合は、実施例1と同様にDMIIから、当該制御情報 を参照する(38)。

【0028】一方、自分のDMII内に当該制御情報が 存在しない場合(ミス)は、ヒット時と間様にまず、そ の制御情報に対し登録を行うかどうかを認識する (3) 9). もし登録であればヒット時と同様にCM9に登録 を行う(40)、(41)、(42)、(43)。参照の場合 はCBS8の使用が可能かどうかを調べ(44)、使用 が不可の場合は、CBS8が使用可能になるまで待つ4 8. 使用可能な場合はCM9または他のMP8のDM1 1から参照した制御情報を、参照しようとしているMP 6のDM1 I内に保持するかしないかを判断する(4 5)。もし、保持する場合は、CM9または他のMP6 のDM11から参照した制御情報はDM11内に格納さ れ(46)、同時に参照される(47)。また、保持し ない場合はCM9または他のMP6のDM11から当飲 制御情報を参照(49)するのみである。

【0029】本実施例では、参照時にミスした場合、C M9より当該制御情報を参照すると同時にDM11内に 保持することも可能としたため、DM11内に格納され ている制御情報の動的な移動が可能となった。

【0030】本実施例でも実施例1と同様に、DM11 内の制御情報は参照専用である。制御情報に登録を行う 場合は、CBS8を介してCM9に対し行われる。CM 9は停電等の事故により、制御情報が消失しないように パッテリでパックアップされ、しかも、二重化されてい る方が望ましい。このように、制御情報がバッテリでバ 御情報の動的な変更を可能とした例を示す。本実施例に 50 ックアップされ、しかも、二重化されているCM9化お

Page 9/20

(6)

特開平7-302171

いて確実に集中管理されておれば、DM11は揮発半導 体メモリを使用し、しかも一重でも構わない。

5084777234

【0031】(実施例3)本実施例におけるDKC1内 の構成は図4のようになっている。本実施例では各DM 11に対し、バッテリによりバックアップされ不揮発化 された分散メモリ(NDM)30も持ち、とのNDM3 0 に対し登録を行えることを特徴とし、それ以外の構成 要素は実施例1と同じである。

【0032】本実施例の制御系の動作を中心に図3およ び5を用いて以下に説明する。実施例2ではDM11に 10 単で、しかも、性能が良い。この機に制御情報の特性に ミスした場合、参照時にはCM8から制御情報をDM1 1 に保持することが可能となった例を示した。本実施例 ではこれを更に拡大し、NDM30に対し登録を可能と した。本実施例は図3において登録の処理が異なる。そ とで、処理が異なる登録の部分だけを図5に示し以下に 説明する。ととで、図5の処理51は図3の処理33 に、図5の処理54は図3の処理36に対応している。 【0033】MP6において制御情報を参照または登録 する必要が生じた場合(31)、まず、MP6は自分の DM11内に当該制御情報が存在するかどうかを調べる 20 (32)。もし、自分のDM11内に当該制御情報が存 在する場合(ヒット)は、その制御情報に対し登録を行 うかどうかを認識する(33)。登録の場合、MP6は NDM30内の当該制御情報に対し登録を行うかを判断 する(52)。

【0034】との時のMP6の判断方法について以下に 図6を用いて説明する。DKC1内の制御情報は図6の アドレスマップに示すように、メモリ空間上のアドレス で管理され制御情報の特性により分散化の可否および、 どのように分散化するかが決定される。 a a a aから b b b bまでのアドレスで指定される制御情報は分散化し ても良いが、不揮発化する必要の有る制御情報(不揮発 分散化制御情報)とする。 b b b b から c c c c までの アドレスで指定される制御情報は分散化しても良いが、 不揮発化する必要の無い制御情報(揮発分散化制御情 報)とする。ccccかちddddまでのアドレスで指 定される制御情報は分散化してはいけない制御情報(非 分散化制御情報)とする。不揮発分散化制御情報は比較 的連続して登録が行われる制御情報とする。登録された されているメモリに格納する必要がある。また、連続し てアクセスされる場合、DM11に格納されていれば、 CM9へ参照、登録せずにすむ。また、揮発分散化制御 情報は比較的連続して参照が行われる制御情報とする。 本実施例では、揮発分散化制御情報は、そのコピーを必 ずCM9内に持っておくととを前提とした。

【0035】参照が主な制御情報は、登録による変更が 少ないため、CM9内には常にコピーが存在し、停電等 により揮発なDMllに格納されている制御情報が消失 しても、CM9により回復できる。非分散化制御情報は 50

多数のMP6から、頻繁化参照。更新が行われる制御情 報とする。との様に多数のMP6から、頻繁に参照、更 新が行われると、更新のたびに他DMllまたはCM9 内の同一制御情報の無効化が必要になる。との様に無効 化された後は、他のMP8が参照、登録した場合は必ず ミスとなり、CM9から当該制御情報を参照しなければ ならない。とのように、他DM11またはCM9に対 し、頻繁に無効化が行われるようなデータはCM9に格 納しておき、集中制御する方が分散化するより制御が簡 応じて分散化の有無と、方法を決定する。

10

[0036] MP6はとのアドレスマップにしたがい、 登録しようとしている制御情報が不揮発分散化制御情報 であれば、NDM30内の当該制御情報に登録すると判 断し、登録する(53)。また、揮発分散化制御情報で あれば、DMI1内の当該制御情報に対し登録すると判 断し、登録する(53)。また、非分散化制御情報であ れば実施例1.2と同様にCBS8の使用が可能かどう かを調べ(55)、CM9に対し登録を行う(56)。 【0037】一方、ミス時においても登録の場合はヒッ ト時と同様に図5のように登録を行う。

【0038】本実施例でも、実施例2と同様に参照時に ミスした場合、CM9より当該制御情報を参照すると同 時にDM11またはNDM30内に保持することも可能 である。との時は登録と同様に図6のアドレスマップに したがい、不揮発分散化制御情報か揮発分散化制御情報 か非分散化制御情報かを判断する。

【0039】本実施例では実施例1.2と異なり、DM 11またはNDM30内の制御情報は参照と登録の両方 に使用可能である。また、実施例1,2と同様にCM9 は停電等の事故により、制御情報が消失しないようにパ ッテリでパックアップされ、しかも、二重化されている 方が望ましい。また、NDM30も二重化されている方 が信頼性が高くなるため望ましい。

【0040】なお、実施例1、2において本実施例で示 したアドレスマップを使用して、分散化する射御情報か を判断することは可能である。また、DM11またはND MBO内に登録した制御情報を、同時にCM9にも登録す ることも可能である。このように、CM9にも同時に登 制御情報は停電等により消失しては困るため、不揮発化 40 録しておけば、DM11, NDM30内の登録された制 御情報が消失しても、CM9内の制御情報を利用するこ とが可能である。

> 【0041】(実施例4)本実施例では、制御情報高信 類化の目的からCM9,NDM30は二重化・不揮発化 されているが、DM11は二重化されていない揮発性メ モリであることを前提とする。 本実施例では、上記前提 の下で、CBS8のアクセス時間と制御情報の信頼性を 実施例3と同等に保ったまま、不揮発分散化制御情報の -部をDML1内に格納することを可能とした例を示す。

【0042】一般にNDM30の様な二重・不揮発化メ

(7)

特開平7-302171

12

モリは、DM11の様な一重・揮発性メモリと比較し て、実現コストが高い。そのためNDM30の容量はな るべく少ないことが望ましい。不揮発分散化制御情報の 一部をDM11内に格納できれば、NDM30の必要容 量削減が可能となり、制御情報分散化の実現コストを低 滅できる。本実施例におけるDKC1内の構成は実施例 3と同様に図4のようになっており、データ転送系の助 作は実施例1と同様である。また制御系の動作の中で揮 発分散化制御情報と非分散化制御情報の操作は実施例3 と同様である。そこで、制御系の動作の中で不揮発分散 10 化制御情報の操作を中心に図4、図8、図8を用いて以 下に説明する。

11

5084777234

【0043】DM11には通常、揮発分散化制御情報の みを格納することが可能である。しかし不揮発分散化制 御情報の場合も、CM8に同一の不揮発分散化制御情報 が存在していれば、DM11に格納することが可能とな る。何故ならば停電等の事故によりDM1 Iの内容が消 失しても、不揮発化されたCM9上に当該制御情報は残 存するからである。そとでCM9に間一の不揮発分散化 制御情報が存在する不揮発分散化制御情報はDM11に 20 格納する。またCM9に同一の不揮発分散化制御情報が 存在しない不揮発分散化制御情報はNDM30に格納す る。不揮発分散化制御情報はDMIIとNDM30の両 方に同時存在することはない。以下図8は不揮発分散化 制御情報参照要求(81)に対する処理フロー、図9は 不揮発分散化制御情報登録要求(91)に対する処理フ ローである。それぞれについて以下に説明する。

【0044】参照がヒットした場合、自DM11あるい は自NDMに対して参照が行われるためCBS8アクセ スは発生しない(83)。参照ミスの場合、СM9参照 30 時間相等のCBSアクセスが発生する(84), (85)。 他DM11にも他NDM30にも同一制御情報が無い場 合、CM9より自DM11へ参照制御情報が格納される (87)。他DM11に同一制御情報が存在する場合、 他DM11より自OM11へ参照制御情報が格納される(8 9)。他NDM30に同一制御情報が存在する場合。他 NDM30から他DM11へ参照情報が移動され(81 CM9に登録が行われ(811)、他DM11よ り自DM I 1 へ参照制御情報が格納される(88)。他 NDM30から他DM11への参照情報移動はCBS8 40 ータ用共通パス(DBS)、8…制御情報用共通パス を介さない。またCM9への登録は、他DM11より自 DM11への格納と同時に行われるので、バスアクセス 時間は長くならない。

【0045】自NDM30に登録ヒットした場合と登録 ミス時CM9にしか同一制御情報が無い場合、自NDM

30に登録が行われ、CBS8アクセスは発生しない (94)。自DM11に登録ヒットし、しかも他DM11 に同一制御情報が存在しない場合、自DM11の無効化 が行われた後(96)自NDM30に登録が行われる (94)。 Cれは制御情報が自DM11から自NDM3 Oに移動したことを意味する。移動に際してCBS8ア クセスは発生しない。自NDM30に登録ミスし、他D Mllあるいは他NDM30に同一制御データが存在す る場合、CM9 登録時間相等のCBSアクセスが発生す る (97), (98)。他DM11あるいは他NDM30 の無効化(99),CM9への登録(910),自DM 11への登録(911)が行われる。上記の三つの処理 はCM9登録時間の中で同時に行われるので、バスアク セス時間は長くならない。

[0046]

【発明の効果】従来のDKCでは制御情報を集中管理し ていたため、制御情報へのアクセスがネックになる危険 性があった。しかし、本発明は制御情報の分散化を可能 としたため、制御情報へのアクセスがネックになる危険 性が無くなったため、性能向上を図ることが可能となっ

【図面の簡単な説明】

【図1】本発明の第1の実施例のディスク制御装置の構 成を示すプロック図。

【図2】本発明の第1の実施例の処理フローチャート。

【図3】本発明の第2の実施例の処理フローチャート。

【図4】本発明の第3の実施例のディスク制御装置の構 成を示すブロック図。

【図5】本発明の第3の実施例の処理フローチャート。

【図6】本発明の第3の実施例の制御情報のアドレスマ ップ図。

【図7】従来のディスクシステムの構成を示すブロック

【図8】本発明の第4の実施例の処理フローチャート。


【図9】本発明の第4の実施例の処理フローチャート。 【符号の説明】

1…ディスク制御装置(DKC)、3…チャネルパス、 4…チャネルスイッチ回路、5…チャネルデータ制御回 路(CDC)、8…マイクロプロセッサ(MP)、7…デ (CBS)、9…制御情報メモリ (CM)、10…キャ ッシュメモリ、11…分散メモリ(DM)、12…ドライ ブ、13…ドライブデータ制御回路(DDC)、14… ドライブパス、30…不揮発分散メモリ (NDM)。

12/16/2004 08:24

(8)

特開平7-302171



アドレスマップ


(9)

特開平7-302171

【図2】

図2

5084777234




12/16/2004 08:24

(10)


特開平7-302171

【図3】



(11)

特開平7-302171




(12)

待開平7-302171

[图8]

図8




(13)

特開平7-302171

[図9]

図9



Reference 3

Japanese Patent Application Public-disclosure No. 7-302171 Japanese Patent Application Public-disclosure date: November 14, 1995

Title of the invention: Disk controller Japanese Patent Application No. 6-96055

Japanese Patent Application date: May 10, 1994

Applicant: Hitachi Ltd.

Inventors: Tsunetaka Komachiya, Hitoshi Tsunoda and Yoshihisa

Kamo

An example of a disk controller (hereafter referred to as DKC) will be described below. As is described in Fig. 7, channel data control circuits (CDC) 5 and drive data control circuits (DDC) 13 conduct data transfer in DKC 1. The channel data control circuits (CDC) 5 conduct data transfer between CPUs and cache memory 10 in DKC 1, whereas the drive data control circuits (DDC) 13 conduct data transfer between the cache memory 10 and drives 12. The CDCs 5, cache memory 10 and DDCs 13 are connected to common bus (DBS) 7 for data. Data transfer control in the DKC lis controlled by microprocessors (MP) 6, which control the CDCs 5 and DDCs 13. The MPs 6 are each coupled to the common bus (CBS) 8 for control signals.

As is described above, the MPs 6 in the DKC 1 are each configured to have a multi-processor constitution, wherein the MPs 6 each efficiently utilize the common resources such as the buses, cachememory 10, drives 12 or the like to thereby facilitate smooth data transfer. Thus, in order for the MPs 6 to operate in concert with one another, control information in the control information memory (CM) 9 in the DKC 1 has to be repeatedly referred to and updated via the CBS 8. In a conventional DKC 1, control information is all gathered in the CM9 and managed as a single unit.

[Problems to be solved by the invention] Since the MPs 6 operate in concert in the conventional DKC 1, the CM 9 needs to be accessed many times via the CBS 8for single input/output processing. Therefore, if the number of the MPs 6 in the DKC 1 increases, or processing performance of the MPs 6 improves, access bottleneck arises between the CBS 8 and the CM 9.

[Means for solving the problems]

With a view to solving the aforementioned problem, the present invention provides each MP 6 in the disk controller with distribution memory (DM) 11 to distribute control information in the CM 9.

[Operation]

Thus, when each MP 6 is provided with DM 11 to distribute data in the CM 9, if control information that MP 6 requires is in the DM 11, the CM 9 no longer needs to be accessed, whereby access bottleneck between the CBS 8 and CM 9 is overcome.

[Embodiment]

(Embodiment 1)

An embodiment of the present invention will be described with reference to Fig. 1. Fig. 1 describes a configuration of the inside of the DKC 1. As is illustrated in Fig. 1, in the DKC 1, the cluster 0 and the cluster 1 are symmetric with respect to the cache memory 10 and control information memory 9. The DKC 1 consists of a data transfer system for conducting data transfer between the CPUs and drives 12 and a control system for managing the data transfer. Since the clusters 0 and 1 have exactly the same configuration, only the cluster 0 will be described below.

First, the data transfer system in the DKC 1 will be described. First, it will be explained how data is transferred between the CPUs and the DKC 1. The CPUs are coupled to the DKC 1 via the channel buses 3, which are coupled to the channel switch circuit 4 in the DKC 1. Since the maximum number of channel buses 3 that can operate simultaneously in the DKC 1 is four,

the channel switch circuit 4 selects up to four from more than four channel buses 3. The channel switch circuits 4 are respectively coupled to four channel data control circuits (CDC) 5. The CDCs 5 are coupled to the data common bus (DBS) 7, which is coupled to the cache memory 10.

Data transferred from the CPUs goes through the DBS 7 to be stored in the cache memory 10 under control of the CDCs 5. Thus, the CDCs 5 are circuits for controlling data transfer between the CPUs and the DKC 1.

Next, it will be explained how to transfer data between the DKC 1 and the drives 12. Not only the CDCs 5 and cache memory 10 but also two drive data control circuits (DDC) 13 are coupled to the DBS 7. Data transferred from the drives 12 passes through the DBS 7 to be stored in the cache memory 10 under control of the DDCs 13. Further, when data is stored in the drive 12 from the cache memory 10, the data is first read out of the cache memory 10 to pass through the DBS 7 and get transferred to the drive 12 under control of the DDCs 13. Thus, the DDCs 13 are circuits for controlling data transfer between the CPUs and the drives 12. As is described above, in the DKC 1, the CDCs 5 and DDCs 13 conduct data transfer between the CPUs, cache memory 10 and the drives 12.

Next, a control system for controlling the aforementioned data transfer will be described. In each cluster in the DKC 1, six microprocessors (MP) 6 are coupled to the common bus (CBS) 8 for control signals via distribution memory (DM) 11. Further, the control information memory (CM) 9 is coupled to the CBS 8. The MPs 6 are classified into two types, i.e., MPCs for controlling the CDCs 5 and MPDs for controlling the DDCs 13.

The MPCs are each assigned to control the specific CDCs 5. More specifically, the MPCs refer to control information and instruct the CDCs 5 on the basis of the result of the reference to conduct data transfer between the CPUs and the cache memory 10.

More specifically, as is described in Fig. 2, when the

CPU issues a data write request to the DKC 1, the MPC that received the request refers to the control information (15) to see whether or not data transfer to the cache memory 10 is possible. At this time, the MP1 checks (16) whether the control information is stored in the DM 11. If it transpires that the control information is stored in the DM11 of the MPC (hit), the control information in the DM 11 is referred to (21).

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.